

《ARM Cortex 嵌入式系统开发》

图书基本信息

书名：《ARM Cortex 嵌入式系统开发教程》

13位ISBN编号：9787560629032

10位ISBN编号：7560629032

出版时间：2012-12

出版社：西安电子科技大学出版社

作者：黄建华

页数：320

版权说明：本站所提供下载的PDF图书仅提供预览和简介以及在线试读，请支持正版图书。

更多资源请访问：www.tushu111.com

《ARM Cortex 嵌入式系统开发》

内容概要

《ARM Cortex嵌入式系统开发教程(高等学校电子信息学科十二五规划教材)》编著者黄建华等。

《ARM Cortex嵌入式系统开发教程(高等学校电子信息学科十二五规划教材)》是嵌入式系统微控制器教材，基于ARM Cortex-M3核的芯片LPC1700讲述了嵌入式系统基本概念以及Cortex体系结构和嵌入式系统开发设计方法。全书共6章，主要内容包括嵌入式系统概述、ARM Cortex-M3体系结构、LPC1700系列处理器、LPC1700系列处理器基本接口技术、LPC1700系列处理器通信接口技术以及嵌入式实时操作系统。

本书可作为高等院校电子信息类、计算机类、自动控制类和机械电子类专业高年级本科生、研究生的教材，也可作为嵌入式系统设计工程师的参考书。

书籍目录

| | |
|---------------------------------|-----|
| 第1章 嵌入式系统概述 | 1 |
| 1.1 嵌入式系统简介 | 1 |
| 1.1.1 嵌入式系统的定义 | 1 |
| 1.1.2 嵌入式系统的组成 | 2 |
| 1.1.3 嵌入式系统的特点 | 3 |
| 1.2 嵌入式处理器 | 3 |
| 1.2.1 嵌入式处理器的分类 | 4 |
| 1.2.2 LPC1700系列 | 6 |
| 1.3 嵌入式操作系统 | 11 |
| 1.3.1 操作系统的概念 | 11 |
| 1.3.2 嵌入式Linux | 12 |
| 1.3.3 C/OS— 12 | 12 |
| 1.3.4 Windows CE | 12 |
| 1.3.5 VxWorks | 13 |
| 习题 | 13 |
| 第2章 ARM Cortex—M3体系结构 | 14 |
| 2.1 ARM Cortex—M3编程模型 | 14 |
| 2.1.1 ARM Cortex—M3处理器的编程模型 | 14 |
| 2.1.2 Cortex—M3处理器的工作状态和工作模式 | 16 |
| 2.2 ARM Cortex—M3寄存器组织 | 17 |
| 2.2.1 通用寄存器 | 18 |
| 2.2.2 程序状态寄存器 | 19 |
| 2.2.3 控制寄存器 | 20 |
| 2.2.4 中断屏蔽寄存器 | 21 |
| 2.3 ARM Cortex—M3存储器 | 21 |
| 2.3.1 Cortex—M3存储器格式 | 21 |
| 2.3.2 Cortex—M3存储器映射 | 22 |
| 2.3.3 存储器访问属性 | 24 |
| 2.3.4 位带 (bit—band) 操作 | 25 |
| 2.4 ARM Cortex—M3异常处理 | 27 |
| 2.4.1 异常类型 | 27 |
| 2.4.2 异常优先级 | 29 |
| 2.4.3 向量表 | 29 |
| 2.5 NVIC与中断控制 | 31 |
| 2.5.1 NVIC概述 | 31 |
| 2.5.2 中断配置基础 | 31 |
| 2.5.3 中断的使能与禁止 | 31 |
| 2.5.4 中断的挂起与解挂 | 32 |
| 2.5.5 中断建立全过程 | 33 |
| 2.5.6 中断 / 异常的响应序列 | 33 |
| 2.5.7 异常返回 | 34 |
| 2.5.8 SysTick定时器 | 34 |
| 习题 | 37 |
| 第3章 LPC1700系列处理器 | 38 |
| 3.1 LPC1700系列处理器简介 | 38 |
| 3.1.1 LPC1700系列处理器特性 | 38 |
| 3.1.2 LPC1700系列处理器结构 | 40 |
| 3.2 处理器引脚配置 | 42 |
| 3.2.1 引脚配置 | 42 |
| 3.2.2 引脚连接模块 | 52 |
| 3.2.3 引脚连接模块的使用举例 | 54 |
| 3.3 存储器管理 | 55 |
| 3.4 时钟和功率控制 | 58 |
| 3.4.1 晶体振荡器 | 58 |
| 3.4.2 PLL0锁相环 | 60 |
| 3.4.3 时钟分频 | 65 |
| 3.4.4 功率控制 | 68 |
| 3.4.5 外部时钟输出引脚 | 72 |
| 3.5 系统控制模块 | 74 |
| 3.5.1 复位 | 74 |
| 3.5.2 掉电检测 | 75 |
| 3.5.3 外部中断 | 76 |
| 3.5.4 系统控制和状态标志 | 79 |
| 3.6 LPC1700系统例程 | 79 |
| 3.6.1 CMSIS的系统启动代码 | 79 |
| 3.6.2 外部中断例程 | 88 |
| 3.6.3 SysTick定时器例程 | 89 |
| 习题 | 91 |
| 第4章 LPC1700系列处理器基本接口技术 | 92 |
| 4.1 GPIO接口 | 92 |
| 4.1.1 特性 | 92 |
| 4.1.2 应用场合 | 93 |
| 4.1.3 引脚描述 | 93 |
| 4.1.4 寄存器描述 | 93 |
| 4.1.5 使用注意事项 | 103 |
| 4.1.6 应用举例 | 104 |
| 4.2 定时器 | 106 |
| 4.2.1 特性 | 106 |
| 4.2.2 应用场合 | 107 |
| 4.2.3 定时器结构 | 107 |
| 4.2.4 引脚功能描述 | 108 |
| 4.2.5 寄存器功能描述 | 108 |
| 4.2.6 应用举例 | 114 |
| 4.2.7 重复中断定时器 (RIT) 概述 | 117 |
| 4.2.8 RIT寄存器描述 | 117 |
| 4.2.9 RIT操作 | 119 |
| 4.3 看门狗 | 119 |
| 4.3.1 功能描述 | 119 |
| 4.3.2 看门狗结构 | 120 |
| 4.3.3 寄存器功能描述 | 120 |
| 4.3.4 操作举例 | 123 |
| 4.4 UART串口通信 | 124 |
| 4.4.1 概述 | 124 |
| 4.4.2 UART结构 | 125 |
| 4.4.3 寄存器功能描述 | 126 |
| 4.4.4 基本操作 | 134 |
| 4.4.5 应用举例 | 135 |
| 4.5 ADC/DAC | 137 |
| 4.5.1 LPC1700DAC特性 | 137 |
| 4.5.2 DAC引脚描述 | 137 |
| 4.5.3 DAC寄存器描述 | 137 |
| 4.5.4 DAC基本操作 | 139 |
| 4.5.5 LPC1700ADC特性 | 139 |
| 4.5.6 ADC引脚描述 | 139 |
| 4.5.7 ADC寄存器描述 | 140 |
| 4.5.8 ADC基本操作 | 144 |
| 4.5.9 应用举例 | 144 |
| 4.6 实时时钟 | 145 |
| 4.6.1 功能描述 | 145 |
| 4.6.2 结构及引脚 | 146 |
| 4.6.3 寄存器功能描述 | 147 |
| 4.6.4 RTC使用注意事项 | 154 |
| 4.6.5 应用举例 | 154 |
| 4.7 其它接口 | 156 |
| 4.7.1 GPDMA控制器 | 156 |
| 4.7.2 PWM接口 | 164 |
| 4.7.3 QEI接口 | 169 |
| 习题 | 172 |
| 第5章 LPC1700系列处理器通信接口技术 | 173 |
| 5.1 I2C总线接口 | 173 |
| 5.1.1 I2C接口特性 | 173 |
| 5.1.2 I2C总线引脚及应用 | 173 |
| 5.1.3 I2C总线基本原理 | 174 |
| 5.1.4 I2C操作模式 | 175 |
| 5.1.5 I2C接口寄存器描述 | 176 |
| 5.1.6 应用举例 | 186 |
| 5.2 以太网接口 | 190 |
| 5.2.1 以太网接口概述 | 190 |
| 5.2.2 以太网接口特性 | 190 |
| 5.2.3 以太网接口结构及引脚描述 | 191 |
| 5.2.4 以太网接口操作概述 | 192 |
| 5.2.5 帧描述符与状态字 | 194 |
| 5.2.6 以太网帧操作举例 | 201 |
| 5.2.7 寄存器描述 | 204 |
| 5.2.8 以太网接口驱动程序举例 | 223 |
| 5.3 SPI接口与串口闪存 | 232 |
| 5.3.1 SPI接口概述 | 232 |
| 5.3.2 SPI接口引脚 | 232 |
| 5.3.3 SPI接口寄存器描述 | 233 |
| 5.3.4 SPI接口结构框图 | 237 |
| 5.3.5 SPI接口操作 | 238 |
| 5.3.6 串口闪存操作举例 | 239 |
| 5.4 CAN总线接口 | 245 |
| 5.4.1 CAN总线接口概述 | 245 |
| 5.4.2 CAN模块内存映射表 | 247 |
| 5.4.3 CAN控制器寄存器描述 | 247 |
| 5.4.4 CAN控制器操作 | 249 |
| 5.5 USB接口 | 250 |
| 5.5.1 USB总线概述 | 250 |
| 5.5.2 USB设备接口结构描述 | 251 |
| 5.5.3 固定的端点配置 | 252 |
| 5.5.4 USB设备接口操作概述 | 253 |
| 5.5.5 USB设备接口寄存器描述 | 254 |
| 5.5.6 USB设备控制器的初始化 | 255 |
| 5.5.7 串行接口引擎命令描述 | 256 |
| 5.6 I2S接口 | 258 |
| 5.6.1 I2S接口概述 | 258 |
| 5.6.2 引脚描述 | 259 |
| 5.6.3 I2S接口寄存器描述 | 260 |
| 习题 | 261 |
| 第6章 嵌入式实时操作系统 | 262 |
| 6.1 嵌入式实时操作系统基础 | 262 |
| 6.1.1 嵌入式实时操作系统简介 | 262 |
| 6.1.2 嵌入式实时操作系统基本概念 | 263 |
| 6.2 μ C/OS— 内核原理 | 267 |
| 6.2.1 μ C/OS— 任务管理 | 269 |
| 6.2.2 μ C/OS— 的API函数 | 280 |
| 6.2.3 μ C/OS— 的文件结构和移植 | 294 |
| 6.3 基于 μ C/OS— 的嵌入式系统程序设计实例 | 308 |
| 习题 | 319 |
| 参考文献 | 320 |

章节摘录

版权页：插图：存放在存储器中的描述符包括以太网帧片段的相关信息，一个片段可以是一个完整的帧或一个极小的数据量。每个描述符都含有一个指针，指向相关的以太网帧数据存储器地址，描述符还含有缓冲区的大小以及如何发送或接收片段的详细设置。状态字则保存了DMA引擎处理该帧后（发送或接收）的结果。有关描述及状态字的定义参见5.2.7小节。在进行以太网数据通信前，驱动程序必须先初始化好描述符与状态字，然后由DMA引擎根据各个描述的要求处理对应的以太网帧，最后将结果保存在对应的状态字中。用户程序根据描述符与状态字对以太网数据进一步处理。

2.描述符队列与状态字队列概述

由于每个以太网帧需要一个描述符与一个状态字匹配，因此将描述符和状态字都各自维护为循环队列。根据发送和接收方向的不同，在MAC模块中共有4个循环队列：发送描述符队列、发送状态字队列、接收描述符队列和接收状态字队列。其中发送方向的两个队列与接收方向的两个队列的长度必须相同。另外，由于描述符队列与状态字队列都保存在RAM中，为了提高以太网操作性能，建议存放描述与状态字的RAM不要与其它模块公用。根据循环队列的工作特性，队列的队尾（数据入队列端）称为生产者（producer），队列的队头（数据出队列端）称为消费者（consumer）。针对MAC模块发送方向的两个队列，DMA引擎为消费者，即从队列取出描述符进行以太帧发送；驱动程序为生产者，即把以太帧复制到缓冲区，并将描述符入队列。而针对MAC模块接收方向的两个队列，DMA引擎为生产者，即把MAC接收到的以太帧复制到缓冲区，并将描述符入队列；驱动程序为消费者，即从队列取出描述符，根据描述符将以太帧复制到用户空间。为了方便程序操作循环队列，MAC模块将队头和队尾索引保存在寄存器中。其中DMA引擎硬件维护TxConsumeIndex和RxProduceIndex队列索引；驱动程序软件维护TxProduceIndex和RxConsumeIndex队列索引。程序通过读取这些索引就可对循环队列进行操作，找到对应的以太帧数据。DMA引擎处理完以太帧后会更新索引（包括索引越界检查），以供驱动程序使用；驱动程序处理完以太帧后则需要程序对索引进行更新（包括越界检查），以供DMA引擎使用。MAC模块的循环队列与队列索引的关系如图5.6所示。

《ARM Cortex 嵌入式系统开发》

编辑推荐

《高等学校电子信息学科"十二五"规划教材:ARM Cortex嵌入式系统开发教程》以当前流行的ARM Cortex—M3内核和业界著名的NXP公司出品的LPC1700系列最新处理器作为讲授对象。与《高等学校电子信息学科"十二五"规划教材:ARM Cortex嵌入式系统开发教程》配套的还有一套自行开发的、基于LPC1700系列处理器的实验平台,包括实验设备、相关软件和相应实验指导书,可以将理论教学与实践教学有机地结合起来,切实提高学生的实际动手能力,为培养、训练学生开展科研、产品研发的能力,乃至日后走上工作岗位打下较坚实的基础。

《ARM Cortex 嵌入式系统开发》

版权说明

本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问:www.tushu111.com