微机原理与接口技术

作者简介

《微机原理与接口技术》的内容紧密联系教学研究需要，将32位微机与16位微机相结合，兼顾32位微机的新技术、新方法和16位微机的基础知识。《微机原理与接口技术》特点是作为高等院校理工科基础课教材，通过作者多年实践经验以及教学过程中的体会，内容深入浅出、重点突出，语言通俗易懂，图文并茂，且还打造了立体化的教学包：免费的电子教案、书中所用图表文档、例题的源程序代码、每章后的习题参考答案、以及实践教学内容，还提供大量的试题集。全书共计10章，主要包括微型计算机基础知识、微处理器结构及基本原理、存储器系统、80X86指令系统和寻址方式、汇编语言程序设计、输入∕输出系统、中断系统、常用的可编程接口芯片、总线、人机交互设备及其接口等有关知识。

书籍目录

前言 第1章 微型计算机基础概论 1.1 微型计算机概述 1.1.1 微型计算机的发展历程 1.1.2 微处理器的发展 1.1.3 微型计算机的分类 1.1.4 微型计算机系统的主要技术指标 1.1.5 微型计算机系统的层次 1.1.6 微型计算机技术的发展趋势 1.2 微型计算机系统的组成 1.2.1 微型计算机系统的一般结构 1.2.2 硬件系统 1.2.3 软件系统 1.2.4 硬件和软件的关系 1.3 微型计算机中信息的表示 1.3.1 进位计数制 1.3.2 数制转换 1.3.3 有符号数的表示 1.3.4 常用的编码 1.4 本章小结 第2章 CPU体系结构 2.1 CPU的发展 2.28086/8088CPU 2.380486CPU 2.4 PentiumCPU 2.5 ItaniumCPU 2.680486的工作模式 2.6.1 实地址模式 2.6.2 保护虚地址模式 2.6.3 虚拟80386模式 2.780486的外部引脚介绍 2.7.1 地址总线和数据总线 2.7.2 控制总线 2.7.3 时钟信号 2.8 当前CPU所使用的先进技术 2.8.1 Cache技术 2.8.2 流水线技术 2.8.3 VM技术 2.8.4 RISC技术 2.8.5 EPIC技术 2.8.6 多内核技术 2.9 本章小结 第3章 存储系统 3.1 概述 3.1.1 对存储设备的要求 3.1.2 存储设备的分类 3.2 半导体存储器 3.2.1 半导体存储器概述 3.2.2 RAM 3.2.3 Cache 3.2.4 ROM存储器 3.3 存储芯片与CPU的接口 3.3.1 存储芯片与CPU连接时需要注意的问题 3.3.2 EPROM与CPU的接口 3.3.3 SRAM与CPU的接口 3.3.4 DRAM与CPU的接口 3.4 外部存储器 3.4.1 硬盘技术指标 3.4.2 硬盘发展 3.4.3 硬盘技术 3.4.4 SSD 3.4.5 光盘存储设备 3.4.6 CD-ROM光盘及其驱动器 3.4.7 DVD光盘 3.5 本章小结 第4章 80X86指令系统和寻址方式 4.1 指令格式及操作数 4.1.180X86CPU的指令书写格式 4.1.2 操作数的种类 4.280X86指令系统的寻址方式 4.2.1 非存储器操作寻址 4.2.2 存储器操作寻址 4.380X86CPU的指令系统 4.3.1 数据传送类指令 4.3.2 算术运算类指令 4.3.3 转移和调用指令 4.3.4 逻辑运算和移位指令 4.3.5 串操作指令 4.3.6 处理机控制指令 4.4 Pentium系列CPU新增指令 4.5 本章小结 第5章 汇编语言程序设计 5.1 汇编语句格式 5.2 伪指令 5.2.1 符号定义伪指令 5.2.2 常量和变量定义伪指令 5.2.3 汇编语言源程序的基本结构伪指令 5.2.4 过程定义伪指令 5.3 运算符和表达式 5.3.1 算术运算符 5.3.2 逻辑运算符 5.3.3 关系运算符 5.3.4 分析运算符 5.3.5 综合运算符 5.4 宏指令语句 5.4.1 宏指令的定义 5.4.2 宏指令的使用 5.4.3 宏嵌套 5.4.4 Local伪指令的使用 5.4.5 宏指令与子程序的区别 5.5 条件汇编伪指令 5.6 汇编语言源程序的格式 5.6.1 EXE文件的编程格式 5.6.2 COM文件的编程格式 5.6.3 EXE文件和COM文件的内存映像 5.7 汇编语言程序的上机过程 5.7.1 用编辑程序建立汇编语言ASM文件 5.7.2 用汇编程序MASM将ASM文件汇编成OBJ文件 5.7.3 用链接程序LINK生成EXE文件 5.7.4 程序的执行 5.7.5 汇编语言和DOS操作系统的接口 5.7.6 DOS系统功能调用和BIOS功能调用 5.8 汇编语言程序设计的基本方法 5.8.1 汇编语言源程序设计的基本过程 5.8.2 顺序程序设计 5.8.3 分支程序设计 5.8.4 循环程序设计 5.8.5 子程序设计 5.9 程序设计举例 5.9.1 进制转换 5.9.2 人机对话 5.10 本章小结 第6章 I／O出系统 6.1 I／O接口概述 6.1.1 接口的定义 6.1.2 I／O接口要解决的问题 6.1.3 接口电路的功能 6.1.4 CPU与外设间交换的信息 6.1.5 I／O接口的结构 6.1.6 I／O接口分类 6.2 I／O端口与I／O端口编址方法 6.2.1 I／O端口编址 6.3 I／O指令的两种寻址方式 6.3.1 直接端口寻址 6.3.2 DX间接端口寻址 6.4 端口地址译码技术 6.4.1 端口地址的产生 6.4.2 三态缓冲和锁存 6.4.3 CPU对外设的选择 6.5 I／O传输的控制方式 6.5.1 程序控制的I／O方式 6.5.2 中断控制的I／O方式 6.5.3 直接存储器存取（DMA）I／O方式 6.5.4 IOP方式 6.6 本章小结 第7章 中断系统 7.1 中断系统概述 7.1.1 中断的基本概念 7.1.2 中断处理系统 7.1.3 中断控制方式的优点 7.2 8086 CPU的中断方式 7.2.1 8086 CPU的中断类型 7.2.2 中断向量表与中断向量的获取 7.2.3 8086的中断响应与处理过程 7.3 可编程中断控制器8259A 7.3.1 8259A的功能 7.3.2 8259A的内部结构和引脚 7.3.3 8259A的中断管理 7.3.4 8259A的工作方式 7.3.5 CPU通过8259A的中断响应周期 7.3.6 8259A编程 7.3.7 8259A的应用编程 7.4 本章小结 第8章 常用的可编程接口芯片 第9章 总线 第10章 人机交互设备接口技术 附录

编辑推荐

《微机原理与接口技术》由陈昌志和郑先锋等主编，《微机原理与接口技术》内容丰富，重点突出，实用性强，注重对学生自学能力和动手能力的培养。既可作为高等院校计算机及理工科各专业本科教材，也可供高职大专类学生使用。

章节摘录

版权页：   插图：   DDR SDRAM（double data rate SDRAM）又称为SDRAMⅡ，由于DDR在时钟的上升及下降边缘都可以传输资料，从而使得实际带宽增加两倍，大幅提升了其性能／成本比。就实际功能比较来看，由PCI33所衍生出的第二代PC266 DDR SRAM（133MHz时钟×2倍数据传输=266MHz带宽），不仅InQuest最新测试报告中显示其性能平均高出Rambus24.4％，在Micron的测试中，其性能也达到足以和Rambus相抗衡的程度。 Direct Rambus DRAM设计与以往DRAM很大的不同之处在于，它的微控制器与一般内存控制器不同，使得芯片组必须重新设计以符合要求，此外，数据通道接口也与一般内存不同，Rambus以2条各8b宽（含ECC则为9b）的数据通道传输数据，虽然比SDRAM的64b窄，但其时钟频率却可高达400MHz，且在时钟的上升和下降沿都能传输数据，因而能达到1.6GB／s的尖峰带宽。 3）DRAM的刷新 DRAM利用电容的电荷效应进行信息的存储，必须对其存储的内容进行定期刷新。所谓“刷新”，就是每隔一段时间，对DRAM的所有单元进行读写，经读出放大器放大后，再重新写入原电路，以维持存储电容上的电荷，从而使所存信息保持不变。对于DRAM来说，刷新是按行进行的，每刷新一次的时间间隔是刷新周期。刷新的时间间隔取决于存储信息的电容的大小。一般典型的刷新时间为2ms。虽然进行一次读／写操作实际上也进行了刷新，但是，由于读／写是随机的，所以不能保证所有的RAM单元在2ms内都进行了刷新，因此，必须安排专门的存储器刷新时间来完成对DRAM的刷新。 根据刷新操作的时间安排，刷新方式分为： （1）集中刷新。集中刷新方式是在一个DRAM的最大刷新间隔中，集中在一个时间段对所有的单元进行刷新。该方法的优点是存储器的利用效率高，控制简单，但集中刷新时不能进行读／写操作，因此不适用于实时性较强的场合。 （2）分散刷新。分散刷新是将各个刷新周期安排在每个正常存取周期后。特点是时序控制简单，存储器没有较长的死区（存储器不能进行读／写操作）。但是刷新过于频繁，存储器利用率低，适合低速系统。 （3）异步刷新。在异步刷新方式下，各个刷新周期被安排在最大刷新间隔时间的各个时间点上。

---

 微机原理与接口技术下载

---