《SystemVerilog硬件设计及建模》书评

对于熟悉verilog的人来说，很好

这本书主要是从硬件方面来对SV进行介绍的，也就是介绍SV在硬件实现方面的强大功能。很好的一点是，它是对照着verilog来介绍的。同样的功能，Verilog会怎样处理，而SV又会怎样处理，这样能够很容易地加深对SV的理解。看这本书用了我2天的时间。当然，只是粗略读了一遍，但是再读SV的代码问题应该不大了。如果想要了解SV在验证方面的作用，这本书是帮不了忙的，建议读《SystemVerilog验证》。