Cadence系统级封装设计

作者简介

《Cadence系统级封装设计:Allegro SiP/APD设计指南》内容简介：Allegro SiP和APD的软件是Cadence公司的重要产品之一，并于2009年11月推卅了SPBl6.3 版，功能更加强大，《Cadence系统级封装设计:Allegro SiP/APD设计指南》是基于SPBl6.3 的基础写作的。《Cadence系统级封装设计:Allegro SiP/APD设计指南》主要是结合书中的具体实例，通过实际操作来熟悉系统级封装设计的过程和方法。

《Cadence系统级封装设计:Allegro SiP/APD设计指南》主要介绍系统级封装的设计方法。《Cadence系统级封装设计:Allegro SiP/APD设计指南》共分为11章：第1章系统级封装设计介绍，介绍系统级封装的历史和发展趋势，以及对SiP、RFSiP、POP等封装的展望。第2章封装设计前的准备，主要结合工具，了解一些常见的命令和工作环境，本章中有部分内容，可以在学完《Cadence系统级封装设计:Allegro SiP/APD设计指南》后再进行练习。第3章系统封装设计基础知识，主要是了解一些设计的数据，如芯片（Die）、BGA、基板厂所用的参数。第4章建立芯片零件封装，主要介绍如何创建Die的零件库。第5章建立BGA零件库，介绍如何创建BGA的零件库。第6章导入网表文件，可以根据实际情况建立DIE和：BGA之间的连线关系。第7章电源铜带和键合线设置，主要介绍建立电源铜带、建立引线键合线等内容。第8章约束管理器，介绍了使用约束管理器建立物理约束和间距约束等。第9章布线和铺铜，包括使用手动布线命令和自动布线命令进行布线等。第10章后处理和制造输出，介绍了为铺铜区域添加degassing孔、为Bond Finger建立阻焊开窗等。第11章协同设计，包括独立式协同设计、实时的协同设计。

《Cadence系统级封装设计:Allegro SiP/APD设计指南》适合从事系统级封装设计相关工作的人员参考学习，也可作为高等院校相关专业师生的参考书。

书籍目录

第1章  系统级封装设计介绍 1  1.1  系统级封装的发展趋势 1  1.2  系统级封装研发流程 2  1.3  系统级封装基板设计流程 3  1.4  Cadence 公司的SiP 产品 4第2章  封装设计前的准备 6  2.1  SiP的基本工作界面 6  2.2  SiP的环境变量 10  2.3  Skill语言和菜单的配置 12  2.4  基本命令 13第3章  系统封装设计基础知识 34  3.1  封装设计的常见类型 34  3.2  新的设计 35  3.3  层叠的设置 37  3.4  创建焊盘（PADSTACK） 39  3.5  DXF文件的导入 46第4章  建立芯片零件封装 48  4.1  建立芯片零件封装5种方法应用介绍 48  4.2  Die Text-In Wizard方法 49  4.3  Die Generator方法 52  4.4  Die Symbol Editor方法 55    4.1.1  Create die symbol 55    4.4.2  Die Symbol Editor 60  4.5  D.I.E格式文件导入方法 61  4.6  DEF格式文件导入方法 62第5章  建立BGA零件库 64  5.1  创建BGA零件库 64  5.2  带向导的BGA零件库 67  5.3  BGA Generator 72  5.4  BGA Text-In Wizard 76第6章  导入网表文件 80  6.1  网表文件介绍 80  6.2  Login in方法 80  6.3  Netlist-in Wizard方法 82  6.4  Auto assign Net方法 84  6.5  Creat Net、Assign Net和Deassign Net方法 85    6.5.1  Create Net方法 85    6.5.2  Assign Net方法 86    6.5.3  Deassign Net方法 86  6.6  编辑网络的其他方法 87    6.6.1  Multi-Net Assignment方法 87    6.6.2  布线自动分配网络 88    6.6.3  Purge Unused Nets方法 89第7章  电源铜带和键合线设置 90  7.1  区域设置 90  7.2  建立电源铜带 91  7.3  建立引线键合线 95    7.3.1  键合线限制条件 95    7.3.2  设置键合线线型 97    7.3.3  添加键合线 98    7.3.4  编辑键合线设置 102  7.4  Interposer 118  7.5  Spacer 120  7.6  Die Stacks 120  7.7  3D viewer 122第8章  约束 126  8.1  约束管理器（Constraint Manager）介绍 126  8.2  物理约束（Physical Constraint）与间距约束（Spacing Constraint） 130    8.2.1  Physical约束和Spacing约束介绍 130    8.2.2  建立Net Class 131    8.2.3  为Class添加对象（Assigning Objects to Classes） 131    8.2.4  设置Physical约束的Default规则 133    8.2.5  建立扩展Physical约束 134    8.2.6  为Net Class添加Physical约束 135    8.2.7  设置Spacing约束的Default规则 136    8.2.8  建立扩展Spacing约束 136    8.2.9  为Net Class添加Spacing约束 137    8.2.10  建立Net Class-Class间距规则 138    8.2.11  层间约束（Constraints By Layer） 138    8.2.12  Same Net Spacing约束 139    8.2.13  区域约束 139    8.2.14  Net属性 142    8.2.15  Component属性和Pin属性 142    8.2.16  DRC工作表 143    8.2.17  设计约束 143  8.3  实例：设置物理约束和间距约束 144    8.3.1  Physical约束设置 145    8.3.2  Spacing约束设置 147  8.4  电气约束（Electrical Constraint） 148    8.4.1  Electrical约束介绍 148    8.4.2  Wiring工作表 149    8.4.3  Impedance工作表 150    8.4.4  Min/Max Propagation Delays工作表 150    8.4.5  Relative Propagation Delay工作表 151    8.4.6  Total Etch Length工作表 152    8.4.7  Differential Pair工作表 152  8.5  实例：建立差分线对 156第9章  布线和铺铜 161  9.1  布线（Routing） 161    9.1.1  手动布线（Manual Routing） 161    9.1.2  自动布线（Auto Routing） 171    9.1.3  添加泪滴Add fillets 179  9.2  Power and Gnd layer shape 183    9.2.1  正片与负片 183    9.2.2  添加Shape 184    9.2.3  Shape参数设置 186    9.2.4  复制Shape 190    9.2.5  编辑Shape 190  9.3  实例：建立正片动态Shape 193  9.4  实例：分割平面 194第10章  后处理和制造输出 197  10.1  Degassing 197  10.2  Bond Finger Soldermask 199  10.3  Plating Bar的建立和删除 200  10.4  Plating Bar Check 201  10.5  Report 201  10.6  钻孔文件 203    10.6.1  建立钻孔图 204    10.6.2  Drill Customization Spreadsheet 205    10.6.3  建立NC参数文件 207    10.6.4  输出NC Drill文件 208  10.7  光绘 208    10.7.1  光绘介绍 208    10.7.2  添加Photoplot Outline 209    10.7.3  光绘参数设置 210    10.7.4  建立底片控制记录 213    10.7.5  输出光绘文件 215    10.7.6  查看光绘文件 216  10.8  输出DXF文件 217  10.9  实例：制造输出 219    10.9.1  输出NC Drill文件 221    10.9.2  输出光绘文件 224第11章  协同设计 230  11.1  协同设计概述 230  11.2  独立式协同设计 231  11.3  实时协同设计 237参考资料 238

编辑推荐

《Cadence系统级封装设计:Allegro SiP/APD设计指南》基于系统级封装设计的流程，详细地介绍了封装设计的方法和步骤。从实际使用的角度，通过一个三维堆叠的封装，一步一步地介绍封装设计的流程。《Cadence系统级封装设计:Allegro SiP/APD设计指南》可作为工程师的入门教材。系统级封装设计介绍、系统封装设计基础知识、建立BGA零件库、电源铜带和键合线设置、布线禾口铺铜协同设计、封装设计前的准备、建立芯片零件封装、导入网表文件、约束管理器、后处理和制造输出。权威专著、技术典藏。

内容概要

王辉，Caderice SPB平台中国区技术经理，主要负责Cade rice公司的封装、系统级封装、PCB、信号完整性工具的技术支持。黄冕，助理研究员，广东企业科技特派员，任职于中国科学院微电子研究所电子系统总体技术研究室。工作期间主要从事Svstem-in-Package系统级封装技术、MCM技术等电子系统小型化技术的研究与应用工作，在国家科技重大专项、国家863计划等多项课题中担任重要研究工作。李君，西南交通大学电磁场与微波技术研究所博士研究生，中国科学院微电子研究所博士后。主要研究方向为系统级封装（SiP）中的信号完整性和电源完整性。

章节摘录

版权页：插图：

图书封面

---

 Cadence系统级封装设计下载

---